(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関 国際事務局





(43) 国際公開日 2004年2月12日(12.02.2004)

PCT

(10) 国際公開番号 WO 2004/013852 A1

(51) 国際特許分類7:

G11B 20/10, 20/14

(21) 国際出願番号:

PCT/JP2003/009924

(22) 国際出願日:

2003 年8 月5 日 (05.08.2003)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2002-229158 2002 年8 月6 日 (06.08.2002)

(71) 出願人(米国を除く全ての指定国について): ソニー株 式会社 (SONY CORPORATION) [JP/JP]; 〒141-0001 東京都 品川区 北品川6丁目7番35号 Tokyo (JP).

(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 加野 靖紀 (KANO, Yasunori) [JP/JP]; 〒240-0005 神奈川県 横浜 市保土ヶ谷区神戸町134番地 ソニー・エルエスア イ・デザイン株式会社内 Kanagawa (JP).

(74) 代理人: 中村 友之 (NAKAMURA, Tomoyuki); 〒105-0001 東京都 港区 虎ノ門1丁目2番3号 虎ノ門第一ビ ル9階 三好内外国特許事務所内 Tokyo (JP).


(81) 指定国(国内): CN, KR, US.

(84) 指定国 (広域): ヨーロッパ特許 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR).

/続葉有/

(54) Title: DISK REPRODUCTION DEVICE AND DISK REPRODUCTION METHOD

(54) 発明の名称: ディスク再生装置とディスク再生方法



21...SYNCHRONIZATION DETECTION CIRCUIT

23...EFM DEMODULATION CIRCUIT

15...MEMORY IF CIRCUIT

25...SUB-CODE READ CIRCUIT

13...CONTROL UNIT

(57) Abstract: A disk reproduction device having a demodulation circuit with a reduced operating frequency and a disk reproduction method. The disk reproduction device, which reads data from a disk to generate reproduction data, is characterized by compring a synchronization detection circuit (21) that detects a predetermined synchronous pattern included in data and, at the same timing, a synchronization detection circuit (21) that detects a predetermined synchronous pattern included in data and, at the same timing, a synchronization detection circuit (21) that detects a predetermined synchronous pattern included in data and, at the same timing, a synchronization detection circuit (21) that detects a predetermined synchronization detection circuit (22) that detects a predetermined synchronization detection circuit (23) that detects a predetermined synchronization detection circuit (23) that detects a predetermined synchronization detection circuit (23) that detects are also circuit (24) that detects are also circuit (24) that detects are also circuit (25) that detects are also circuit (26) that detects are also circuit (26) that detects a identifies a detection time; and an EFM demodulation circuit (23) that selectively extracts part of data sequentially from data read from the disk at the identified detection timings and combines multiple pieces of extracted data to replace corresponding demodulated

(57) 要約: 復調回路の動作周波数が低減されたディスク再生装置及びディスク再生方法である。ディスクに記録 されたデータを読み出して再生データを生成するディスク再生装置であって、データに含まれる所定の同期パター ンを検出すると共に検出タイミング

添付公開書類:
- 国際調査報告書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

1

明細書

ディスク再生装置とディスク再生方法

5 技術分野

本発明は、ディスクに記録されたデータを再生するディスク再生装置 とディスク再生方法に関するものである。

背景技術

25

- 一般的に、ディスク再生時には、ディスクからの反射光を検出するピックアップによって該ディスクに記録されたデータが読み出される。そして、ピックアップにより読み出されたデータは、PLL (Phase Locked Loop) 回路により該データに同期されたクロック信号 (以下、「チャネルクロック」とも呼ぶ)によって再生装置に取り込まれる。
- 15 ここで、取り込まれた該データはEFM(Eight-Fourteen Modulation)変調が施されたシリアルデータであるため、該再生装置においては該データがEFM復調回路により復調される。このとき、従来の再生装置では、上記シリアルデータに同期したチャネルクロックにより、該EFM復調回路の動作周波数が決められていた。
- 20 従って、ディスクを高倍速再生する場合などにおいては、高い周波数を持ったチャネルクロックを用いることによって、該動作周波数を高めることが必要とされる。

しかしながら、上記動作周波数が高くなると、EFM復調回路以外の回路に生じるノイズが大きくなると共に、該ディスク再生装置の消費電力も大きくなるという問題がある。

また、高い該動作周波数を保証することが必要とされる該ディスク再 生装置に対しては、高い周波数を持ったクロック信号による動作試験が 必要とされるが、テスタによる該動作試験は困難であるという問題もあ る。

5 本発明は上記のような問題を解消するためになされたもので、復調動作をより低い動作周波数において実現し得るディスク再生装置及びディスク再生方法を提供することを目的とする。

発明の開示

- 本発明の目的は、ディスクに記録されたデータを読み出して再生データを生成するディスク再生装置であって、データに含まれる所定の同期パターンを検出すると共に、検出タイミングを識別する検出手段と、検出手段により識別された検出タイミングに応じて、ディスクから読み出されたデータの中から順次選択的に一部のデータを抽出する選択手段と、選択手段により抽出された複数のデータを合成して合成データを生成する合成手段と、合成データを対応する復調データに置換することにより再生データを生成する置換手段とを備えたことを特徴とするディスク再
- このような手段によれば、選択手段が同期パターンの検出タイミング 20 に応じて、ディスクから読み出されたデータの中から順次選択的に一部 のデータを抽出し、合成手段が該抽出された複数のデータを合成し、置 換手段が該合成データを復調データに置換することによって、該復調が 該合成データを単位として一括して実行されるため、該復調において必要とされる動作周波数を低減することができる。

生装置を提供することにより達成される。

25 ここで、より具体的には、検出手段は連続する複数のサイクルにおいて で読み出されたデータの配列から同期パターンを検出すると共に、該配

10

列に含まれる同期パターンの位置に応じて検出タイミングを識別し、選択手段は検出タイミングに応じた初期値より内部クロック信号のクロック数をカウントする計数手段を含み、計数手段におけるカウント値に応じて、ディスクから読み出されたデータの中から順次選択的に一部のデータを抽出するものとすることができる。

さらに、合成手段は第1及び第2のデータ保持手段を含み、カウント値が偶数のとき第1及び第2のデータ保持手段はそれぞれ選択手段により抽出されたデータを保持し、カウント値が奇数のとき第2のデータ保持手段に保持されているデータを第1のデータ保持手段へ移すことにより、合成データを生成するものとすることができる。

また、本発明の目的は、ディスクに記録されたデータを読み出して再生データを生成するディスク再生方法であって、データに含まれる所定の同期パターンを検出すると共に、検出タイミングを識別する検出ステップと、識別された検出タイミングに応じて、ディスクから読み出されたデータの中から順次選択的に一部のデータを抽出する選択ステップと、選択ステップにおいて抽出された複数のデータを合成して合成データを生成する合成ステップと、合成データを対応する復調データに置換することにより再生データを生成する置換ステップとを有することを特徴とするディスク再生方法を提供することにより達成される。

20 このような手段によれば、ディスクに記録されたデータについて、上記合成データを単位として一括して復調することができるため、該復調において必要とされる動作周波数を低減することができる。

ここで、より具体的には、上記検出ステップでは、連続する複数のサイクルにおいて読み出されたデータの配列から同期パターンを検出する と共に、配列に含まれる同期パターンの位置に応じて検出タイミングを 識別し、上記選択ステップでは、検出タイミングに応じた初期値より内

部クロック信号のクロック数をカウントすることにより得られるカウント値に応じて、ディスクから読み出されたデータの中から順次選択的に一部のデータを抽出し、上記合成ステップでは、カウント値が偶数のとき第1及び第2のデータ保持手段にそれぞれ選択ステップにおいて抽出されたデータを保持させ、カウント値が奇数のとき第2のデータ保持手段に保持されているデータを第1のデータ保持手段へ移すことにより、合成データを生成するようにすることができる。

図面の簡単な説明

5

10 第1図は、本発明の実施の形態に係るディスク再生装置の構成を示す プロック 図である。

第2図は、第1図に示されたEFM復調部の構成を示すプロック図である。

第3図は、第2図に示された同期検出回路の構成を示すプロック図で 15 ある。

第4図は、第3図に示された同期検出回路の動作を説明する 状態遷移 図である。

第5図は、第2図に示されたEFM復調回路の構成を示すプロック図である。

20 第6図は、第1図に示されたディスクに記録されたフレーム データの 構成を示す図である。

第7図は、第4図に示されたEFM復調回路の動作を説明する図である。

25 発明を実施するための最良の形態

20

25

以下において、本発明の実施の形態を図面を参照しつつ詳しく説明する。なお、図中同一符号は同一または相当部分を示す。

第1図は、本発明の実施の形態に係るディスク再生装置の構成を示す ブロック図である。第1図に示されるように、本実施の形態に係るディ スク再生装置3は装着されたディスク1に記録されたデータを再生する 装置であって、アシンメトリ補正部5とPLL回路7、シリアル・パラ レル変換回路(以後、シリ・パラ変換回路9と記載する。)、EFM (Eight-Fourteen Modulation)復調部11、制御部13、メモリI F回路15、及びメモリ17を備える。

10 ここで、アシンメトリ補正部 5 はディスク 1 から読み出された信号を受領し、PLL回路 7 及びシリ・パラ変換回路 9 はアシンメトリ補正部 5 に接続される。また、シリ・パラ変換回路 9 はPLL回路 7 にも接続され、EFM (Eight-Fourteen Modulation) 復調部 1 1 はシリ・パラ変換回路 9 に接続される。そして、制御部 1 3 及びメモリ I F回路 1 5 はEFM復調部 1 1 に接続され、メモリ 1 7 はメモリ I F回路 1 5 に接続される。

このような構成を有するディスク再生装置3は、チャネルクロックを8分周したクロック信号PCK8を動作クロックとして、CD

(Compact Disc) 等のディスク1から読み出されたデータをEFM復調するものであるが、以下に動作の概要を説明する。

アシンメトリ補正部 5 はディスク 1 から読み出された信号に対して直流成分をカットすることによってEF M変調されたデジタル信号 S_E を生成し、PLL回路 7 及びシリ・パラ 変換回路 9 へ供給する。PLL回路 7 は供給されたデジタル信号 S_E に同期するチャネルクロック P CKを生成し、シリ・パラ変換回路 9 へ供給する。

5 ここで、上記パラレル信号 S_E 8 はEFM変調された原EFM信号をNRZ (Non Return to Zero) 変換した後のデータとされ、一例が表1に示される。

表 1

20

原EFM信号	<u>01</u> 11 <u>10</u> 00 <u>01</u> 1 <u>10</u> 0 <u>01</u> 1111111 <u>10</u> 0
変換後	$0\underline{1}000\underline{1}000\underline{1}00\underline{1}00\underline{1}000\underline{1}000000000\underline{1}0$

10 上記表1に示されるように、NRZ変換後のデータは原EFM信号の変化点(下線部)に対応するビットのみが「1」(下線部)とされる。なお、このようにして得られたNRZ変換後のデータは8ビットシフトレジスタの最上位ビットへ順次入力されると共に、所定のタイミングにおいて該データが上位ビットから下位ビットにシフトされ、8ビット揃った時点で同時出力されることにより上記パラレル信号S_E8が生成出力される。

そして、EFM復調部 1 1 はシリ・パラ変換回路 9 から供給されたクロック信号 PCK 8 を動作クロックとして、同じくシリ・パラ変 換回路 9 から供給されたパラレル信号 S_E 8 を EFM 復調する。なお、この EFM 復調部 1 1 の構成及び動作については後に詳しく説明する。

また、EFM復調部11において復調されたデータは、メモリ IF回路15を介してエラー訂正用のメモリ17へ格納される。一方、 EFM復調部11は、後述するように該復調の過程でサブコード同期信号が検

出されたことを示すスコア信号 S_c 、及びエラーチェック後に得られたサプQコード S_q を制御部13へ供給する。これより、制御部13は供給されるサプQコード S_q に基づいて、ディスク1に記録された絶対時間情報を得ることができる。

5 第2図は、第1図に示されたEFM復調部11の構成を示すブロック図である。第2図に示されるように、EFM復調部11は同期検出回路21とEFM復調回路23、及びサブコード読み出し回路25とを含む。ここで、同期検出回路21はシリ・パラ変換回路9に接続され、EFM復調回路23はシリ・パラ変換回路9及び同期検出回路21に接続される。また、サブコード読み出し回路25はEFM復調回路23に接続される。なお、メモリIF回路15はEFM復調回路23及びサブコード読み出し回路25に接続される。

以下において、上記のような構成を有するEFM復調部 1 1 の動作の 15 概要を説明する。まず、同期検出回路 2 1 は供給されたパラレル信号 S E 8 に含まれる同期パターンを検出する。そして、該同期 パターンが検 出された場合には、次に検出が予測される同期パターンを特定する。さらに、該予測された同期パターンと実際に検出された同期パターンとを 比較し、一致するか否かを判定する。

20 なお、同期検出回路21は予期しないタイミングにおいて誤った同期 パターンを検出しないようにするため、検出期間を所定のタイミングに 限定するための同期保護ウィンドウを内部生成すると共に、上記所定の タイミングにおいて該同期パターンが検出できない場合には、自己生成 した同期信号を利用することによって同期を維持する。

25 EFM復調回路 2 3 は、シリ・パラ変換回路 9 から供給 されたパラレル信号 S_E 8 を EFM復調する。なお、このようにして復調された信号

10

15

はメモリI F回路15へ供給されると共に、サブコード読み出し回路25へ供給される。

サブコード読み出し回路 2 5 は供給された復調後の信号に含まれるサブコードの中から同期信号を検出すると共に、該信号から後述するサブQコードを抜き出し、該サブQコードについてエラーの有無をチェックする。そして、サブコード読み出し回路 2 5 は該サブQコードを制御部13へ供給する。

以下において、第2図に示されたEFM復調部11を構成する各回路について詳しく説明する。第3図は、第2図に示された同期検出回路21の構成を示すプロック図である。第3図に示されるように、同期検出回路21は同期パターン検出部27と同期パターン予測部29、同期判断部30、及び同期保護ウィンドウ部35を含む。そして、同期判断部30は同期カウンタ31とAND回路32,34及び比較部33を含む。

ここで、同期パターン検出部27はシリ・パラ変換回路9に接続され、同期パターン予測部29は同期パターン検出部27に接続される。また、同期カウンタ31は同期パターン検出部27に接続され、AND回路32は同期パターン検出部27及び同期カウンタ31に接続される。また、比較部33は同期パターン検出部27及び同期パターン予測部29に接続され、AND回路34はAND回路32と比較部33に接続される。

20 そして、同期保護ウィンドウ部35は比較部33とAND回路34と同期カウンタ31に接続される。

次に、上記のような構成を有する同期検出回路 2 1 の動作を詳しく説明する。

まず、同期パターン検出部27は供給されたパラレル信号S_E8の中 25 に含まれる同期パターンを検出するが、ここでは検出すべき同期パター ン (フレーム同期信号) はNRZ変換後のデータとして (1000000000010000000000001) であり、該同期パターンを8ビット単位で4サイクルかけて検出する場合を例として説明する。

このとき、4サイクル目に上記同期パターンの検出が完結する場合と しては、以下の表 2 に示されるように 8 通りが考えられる。

5 表 2

10

15

ケース	1サイクル目	2サイクル目	3サイクル目	4サイクル目	
番号	b8 b7 b6 b5 b4 b3 b2 b1	<u> </u>	b8 b7 b6 b5 b4 b3 b2 b1	b8 b7 b6 b5 b4 b3 b2 b1	Nsd
			1	x x x x x x x 1	01h
1	00001xxx	01000000	00000000	x x x x x x 1 0	02h
2	0001xxxx	10000000	00000000	x x x x x 1 0 0	04h
3	001xxxxx	00000000	00000001	x x x x 1 0 0 0	08h
4	01xxxxxx	00000000	00000010	x x x 10000	10h
5	1 x x x x x x x	00000000	00000100	x x 1 0 0 0 0 0	20h
6	xxxxxxx	00000001	00001000	x1000000	40h
7	xxxxxxx	0000001x	00010000	10000000	80h

上記表2においては、検出されたデータが1サイクル目の最上位ビットb1から最下位ビットb8、続けて2サイクル目の最上位ビットb1から最下位ビットb8、3サイクル目の最上位ビットb1から最下位ビットb8、そして4サイクル目の最上位ビットb1から最下位ビットb8へ順次示される。

従って、例えば表 2 においてケース番号 0 は、1 サイクル目のビット b 3 から 4 サイクル目の最上位ビット b 1 にかけて上記同期パターンが 検出される場合を示している。ここで同期パターン検出部 2 7 は、ケース番号 0 から 7 の 8 通りのいずれによって同期パターンが検出されたか

10

を識別することにより、同期パターンの検出タイミングを特定している ことになる。

そして、同期パターン検出部27は、上記表2の8通りのいずれかにより該同期パターンを検出した場合には、クロック信号PCK8の1周期間においてハイレベルとなる検出信号SSbを生成すると共に、表2に示されたいずれのケースで該同期パターンが検出されたのかを示すケース識別信号N_{SD}を生成する。

ここで、例えばディスク1がCDであるとき、CDに記録されるデータの1フレームは588ビットからなるため、73.5 (=588/8) サイクルで1フレームのデータが処理される。このように1フレームのデータを処理するために必要なサイクル数は自然数ではなく0.5 サイクルの端数を有するため、表2に示される二つのケースが交互に繰り返されることにより同期パターンが検出される。

すなわち例えば、同期パターンが表2に示されたケース番号2のタイ15 ミングで検出された場合には、次フレームにおいてはケース番号6のタイミングで同期パターンが検出される。そして、以降のフレームにおいては、ケース番号2と6による同期パターンの検出が交互に繰り返される。

従って、比較部33は供給されたケース識別信号 N_{SD} と検出予測信号 N_{NS} が一致したとき、すなわち実際に同期パターン検出部27で同期パターンが検出されたケースと同期パターン予測部29で検出が予測されたケースとが一致したときに、活性化されたハイレベルの信号をAND回路34へ供給する。

一方、同期カウンタ31は同期パターン検出部27が同期パターンを検出してから、次に同期パターンを検出するまでのサイクル数を計数する。このとき、同期カウンタ31は同期パターン検出部27から供給されるケース識別信号 N_{sp} に応じて、以下の表3に示されたカウンタ値を初期設定する。

表 3

5

10

N _{sp}	SN発生タイミング	カウンタ値
0 1 h	73サイクル後	7 2
0 2 h	73サイクル後	7 2
0 4 h	73サイクル後	7 2
08h	73サイクル後	7 2
1 O h	74サイクル後	7 3
2 O h	74サイクル後	7 3
4 O h	74サイクル後	7 3
8 O h	74サイクル後	7 3

ここで、例えば同期カウンタ31が同期パターン検出部27からケース識別信号 N_{sp} として「01h」のデータを受領した場合には、73 サイクル後に次の同期パターンが検出されると予測し、表3に示されるようにカウンタ値を72に初期設定する。

20

25

そして、同期カウンタ31は供給される検出信号SSbに応じて1サイクルの経過に対して1の割合で該カウンタ値をデクリメントし、該カウンタ値が0となった後の73サイクル目に予想される同期パターンの検出タイミングを示すタイミング予想信号SNを生成してAND回路32へ供給する。

従って、AND回路32は供給されるタイミング予想信号SNと検出信号SSbが同時に活性化されたとき、すなわち同期カウンタ31により予想されたタイミングにおいて該同期パターンが検出されたときに、活性化されたハイレベルの信号をAND回路34へ供給する。

10 以上より、同期判断部30は実際に同期パターン検出部27で同期パターンが検出されたケースと同期パターン予測部29で検出が予測されたケースとが一致し、かつ同期カウンタ31により予想されたタイミングにおいて該同期パターンが検出されたときに、同期パターンが正常に検出されているものとしてAND回路34から同期保護ウィンドウ部35へハイレベルの信号OKを供給する。

また、同期保護ウィンドウ部35は同期カウンタ31を利用して同期パターンの検出タイミングを制限する。ここで、実際には同期パターンは理想的なタイミングとずれたタイミングにおいて検出されることもあるため、該理想タイミングを中心としたある範囲内においてのみ検出可能とされる。

具体的には、以下の表4に示されるように、同期保護ウィンドウ部35は比較部33から識別信号Nとして供給されるケース識別信号N_{SD}に応じてマスクデータMDを生成し、同期パターン検出部27ヘフィードバックする。そして、同期パターン検出部27は表2に示された4サイクル目のパターンと該マスクデータMDとの間で論理積をとった上で、上記検出信号SSbを生成する。

表 4

タイミング [®]	ウィンドウ オープン時	検出期間	ウィンドウ クローズ時	非検出期間
0 1 h	11110000	11111111	00000000	00000000
0 2 h	11100000	11111111	0000001	0000000
0 4 h	11000000	11111111	00000011	00000000
0 8 h	10000000	11111111	00000111	00000000
10h	11111111	11111111	00001111	0000000
2 0 h	11111110	11111111	00011111	0000000
4 0 h	11111100	11111111	00111111	0000000
8 0 h	11111000	11111111	01111111	0000000

すなわち例えば、表4に示されるように、同期保護ウィンドウ部35 は比較部33から「01h」のケース識別信号N_{sp}が供給されたとき、 検出開始タイミング(ウィンドウオープン時)にマスクデータMDとし 5 て「11110000」を同期パターン検出部27へ供給する。そして、 同期保護ウィンドウ部35は同期パターン検出期間においては「111 11111」を、マスクデータMDとして同期パターン検出部27へ供 給する。このとき、同期パターン検出部27が理想的な同期パターンを 10 検出した場合にはケース識別信号Nspが「10h」とされるため、同 期保護ウィンドウ部35は該ケース識別信号N_{sp}に応じて、検出終了 タイミング(ウィンドウクローズ時)に「00001111」をマスク データMDとして同期パターン検出部27へ供給する。なお、同期保護 ウィンドウ部35において、上記検出開始タイミングと検出期間及び検 出終了タイミングは、同期カウンタ31から供給されるカウンタ値に応 15 じて判断される。

20

25

このように、同期保護ウィンドウ部35においてマスクデータMDを 生成し、該マスクデータMDを利用することにより検出期間を制限する ことによって、正規のタイミング以外における同期パターンの検出を回 避することができるため、正常な同期パターンの検出精度を高めること ができる。

10 以上のような動作により、同期保護ウィンドウ部35は、識別信号Nを同期パターンが検出されたケースを特定する識別信号Naとして出力すると共に、信号OKを検出信号SSaとして出力する。

従って、この場合にはAND回路 3 2 からはタイミング予想信号 SNが出力され、同期検出回路 2 1 において検出信号 S S b の替わりにタイミング予想信号 S Nが使用される。一方、このとき比較部 3 3 は、 識別信号 N として ケース識別信号 N $_{\rm SD}$ の替わりに検出予測信号 N $_{\rm NS}$ を同期保護 ウィンド ウ部 3 5 へ供給すると共に、ケース識別信号 N $_{\rm SD}$ と検出予測信号 N $_{\rm NS}$ が一致しないことによりロウレベルの信号を AND 回路 3 4 へ供給する。

なお、かかる場合においては、同期保護ウィンドウ部 35 は識別 信号 Naとして検出予測信号 N_{NS} を出力すると共に、検出信号 SSA として同期カウン DSA で同期カウン DSA では、た信号を出力する。

20

ただし、上記のようないわゆる内挿機能には制限を設け、正常な同期パターンを設定回数以上連続して検出できなかった場合には、同期保護ウィンドウ部35はマスクデータMDを「FFh」に固定することにより上記検出期間の制限を解除して同期を取り直す。

ここで、第4図の状態遷移図を参照して、同期検出回路21の動作を 説明する。まず、リセットやトラックジャンプ後においては同期パター ンの検出を待つ同期待ち状態となる。この状態では、同期保護ウィンド ウ部35はマスクデータMDを上記のように「FFh」に固定する。

そして、この同期待ち状態において同期パターンが検出された場合に 10 は、正常な同期パターンが連続的に検出される回数が3回未満である同 期後方保護状態へ遷移する。次に、同期後方保護状態において同期パタ ーンが連続的に3回検出された場合には同期が取れているものと判断し て同期正常状態に遷移すると共に、正常な同期パターンが検出できなか った場合 (NG)には同期待ち状態へ戻る。なお、上記の「3回」は同 15 期保護ウィンドウ部35に予め設定され、可変の設定値とされる。

また、同期正常状態において正常な同期パターンが検出できなかった場合には、正常な同期パターンを検出できない回数が例えば連続12回未満とされる同期前方保護状態に遷移する。そして、同期前方保護状態において該ウィンドウ内に同期パターンが検出できた場合には同期正常状態へ戻ると共に、正常な同期パターンを連続して12回検出できなかった場合には同期待ち状態へ戻る。なお、上記の「12回」も同期保護ウィンドウ部35に予め設定され、可変の設定値とされる。

次に、第2図に示されたEFM復調回路23について詳しく説明する。 第5図は、EFM復調回路23の構成を示すブロック図である。第5図 25 に示されるように、EFM復調回路23はレジスタ部40とシンボルカ ウンタ41、初期値設定部43、及びデータ置換部51とを備える。そ して、レジスタ部40は2段レジスタを構成する第2レジスタ45及び 第1レジスタ46と、データ合成部47、データ選択部48、予備レジ スタ49、EFMレジスタ50とを含む。

ここで、シンボルカウンタ41は同期保護ウィンドウ部35及びシ 5 リ・パラ変換回路9に接続され、初期値設定部43は同期保護ウィンド ウ部35に接続される。また、シンボルカウンタ41と初期値設定部4 3は相互接続される。

一方、第2レジスタ45はシリ・パラ変換回路9に接続される。第1 レジスタ46は第2レジスタ45に接続され、データ合成部47は第1 10 及び第2レジスタ46,45に接続される。また、データ選択部48は データ合成部47及びシンボルカウンタ41に接続され、予備レジスタ 49はシンボルカウンタ41及びデータ選択部48に接続される。EF Mレジスタ50はデータ選択部48及び予備レジスタ49に接続され、 データ置換部51はEFMレジスタ50及びシンボルカウンタ41に接 15 続される。

以下において、上記のような構成を有するEFM復調回路23の動作を説明する。

CDに記録されたデータの1フレームは上記のように588ビットからなるが、そのデータ構成は第6図に示される。すなわち、1フレームのデータは先頭に記録された24ビットのフレーム同期信号と、14ビットのサブコード、EFM復調の対象とされる各々14ビットからなる第1から第32のデータ、及び隣接するデータ等の間に挿入される3ビットのDSV (Digital Sum Variation) 信号とを含む。

ここで、EFM復調回路23は、第6図に示された1フレームのデー 25 夕のうち、サブコード及び第1から第32のデータのみを以下のように ラッチする。まず、シリ・パラ変換回路9から出力されるパラレル信号 $S_E 8$ を16ビット単位でラッチするため、まず第2レジスタ45は前半8ビットのデータをラッチし、ラッチした該8ビットのデータを第1レジスタ46へ転送する。 その後、第2レジスタは後半8ビットのデータを新たにラッチする。

5 そして、例えばレジスタ により構成されるデータ合成部47は、第1 レジスタ46及び第2レジスタ45にラッチされた各々8ビットのデー タを合成し、16ビットのデータRを生成してデータ選択部48へ供給 する。

一方、シンボルカウンタ 4 1 は同期保護ウィンドウ部 3 5 から供給される検出信号 S S a に応じて、初期値設定部 4 3 から初期値をロードする。このとき、初期値設定部 4 3 は同期保護ウィンドウ部 3 5 から供給された識別信号 N a に応じて、以下の表 5 に示されるロード値をシンボルカウンタ 4 1 に供給する。

表 5

Na	01h	02h	04h	08h	10h	20h	40h	80h
ロード値	0 h	2 h	4 h	6 h	8h	Ah	Ch	Eh

15

これより、シンボルカウンタ41は初期値設定部43から供給された 該ロード値を初期値として設定し、シリ・パラ変換回路9から供給され るクロック信号PCK8に応じて該初期値をインクリメントする。

そして、データ選択部 4 8 は、第 7 図に示されるように、シンボルカ ウンタ 4 1 から供給される カウンタ値が偶数のとき、データ合成部 4 7 から供給されるデータR の中から所定のビットを選択的に抽出し、抽出 されたデータをそれぞれ 予備レジスタ 4 9 と E F M レジスタ 5 0 へ供給 する。すなわち例えば、カウンタ値が 2 の場合には、データ選択部 4 8 はデータ R を構成する下位 0 から 2 ビットまでの 3 ビットのデータを選

択的に抽出してEFMレジスタ50へ供給し、データRを構成する下位6から15ビットまでの10ビットのデータを選択的に抽出して予備レジスタ49へ供給する。

さらに、予備レジスタ4 9はシンポルカウンタ41から供給されるカウンタ値が奇数のとき、格納しているデータをEFMレジスタ50へシフトする。すなわち、例えばカウンタ値が3となった場合には、第7図に示されるように、予備レジスタ49は格納しているデータRの下位6から15ピットまでの10ビットのデータを、矢印で示されるようにEFMレジスタ50へシフトする。

10 そして、シンボルカウンタ41のカウンタ値が1づつインクリメント されることにより上記動作が繰り返される。これより、EFMレジスタ 50は予備レジスタ49からデータがシフトされ、さらにデータ選択部 48からデータRの下位ビットが供給されることにより、該カウンタ値 が偶数となるたびに変調された14ビットのデータSbを合成すること 15 になる。

そして、データ置換部5 1はシンボルカウンタ41から供給されるカウンタ値が偶数となったとき、EFMレジスタ50から供給される上記14ピットのデータSbを、内蔵するEFM復調テーブルに照らして復調データSrに置換する。

20 なお、このような方法で生成された復調データSrはメモリIF回路 15を介してメモリ17へ格納されエラー訂正処理がなされると共に、 サブコード読み出し回路25へ供給される。また、サブコード読み出し 回路25へは上記データSbも供給される。

次に、第2図に示されたサブコード読み出し回路25について詳しく 25 説明する。サブコード読み出し回路25は、EFMレジスタ50から供

給されたデータSbの中から、サブコードとして記録される同期信号 (以下、「サブコード同期信号」とも呼ぶ)を検出する。

なお、CDの規格では、第6図に示されたサブコードの中においてサブコード同期信号はEFM変調されることなく98フレーム毎に記録され、このEFM変調されていないサブコード同期信号がデコード対象とされる。

サブコード読み出し回路 25 は、EFMレジスタ 50 から供給されるデータ 50 が第 1 同期パターン(10000000000000000)又は第 2 同期パターン(01001000000000)のいずれかである場合には、サブコード同期信号が検出できたものと判断してスコア信号5 c を生成し制御部 1 3 へ供給する。

また、サブコード読み出し回路25は、EFM復調回路23により得られた復調データSrの一部をなすサブコードの中からサブQコード (サブコードビット) と呼ばれる情報を順次抜き出し、内蔵するCRC (Cyclic Redundancy Check) 回路へ96ビット分のサブQコード Sqを一括して入力する。そして、該CRC回路において該サブQコードが正確なデータであると判断された場合には、サブコード読み出し回路25は信号Soxを制御部13へ供給する。

また、サブコード読み出し回路25は上記サブQコードSqを制御部 13へ供給するが、該サプQコードは例えば96ピットで1単位とされるため、一例として8ビットの記憶領域を10段有するシフトレジスタにより該サプQコードを保持する。そして、この場合には制御部13が該シフトレジスタに10回アクセスすることにより、該シフトレジスタに保持されたサブQコードSqがすべて読み出される。

プQコードSqを受領してディスク1から絶対時間情報を精度よく得る ことができる。

なお、サブQコードSqはメモリIF回路15を介してメモリ17へ格納され、EFM復調回路23により生成された復調データSrを特定するデータとしても利用される。

以上より、本発明の実施の形態に係るディスク再生装置及びディスク 再生方法によれば、EFMレジスタ50において生成された14ビット のデータSbがデータ置換部51により一括して復調データSrに置換 され、ディスク1に記録されたデータを従来より低い動作周波数、例え ば従来の1/8の動作周波数でEFM復調することができるため、ディ スク再生装置を簡易な構成で回路規模の小さなものとすることができる。

また、上記のようにEFM復調に要する動作周波数を低減することができるため、ディスク再生装置の消費電力を低減することができると共に、EFM復調部11以外の回路に生じるノイズを低減して再生精度を高めることができる。

さらに、EFM復調において高い動作周波数を保証することが必要と されないため、高い周波数を持ったクロック信号による動作試験が不要 となり、テスタによる動作試験も容易に実現することができる。

本発明に係るディスク再生装置によれば、復調において必要とされる 動作周波数を低減することができるため、再生精度が高く試験が容易な ディスク再生装置を提供することができる。

また、本発明に係るディスク再生装置及びディスク再生方法によれば、 復調において必要とされる動作周波数を低減することができるため、再 生動作を実行する際の消費電力を低減することができる。

20

5

10

15

請求の範囲

- 1. ディスクに記録されたデータを読み出して再生データを生成する ディスク再生装置であって、
- が記データに含まれる所定の同期パターンを検出すると共に、検出タイミングを識別する検出手段と、

前記検出手段により識別された前記検出タイミングに応じて、前記ディスクから読み出された前記データの中から順次選択的に一部のデータを抽出する選択手段と、

10 前記選択手段により抽出された複数のデータを合成して合成データを 生成する合成手段と、

前記合成データを対応する復調データに置換することにより 前記再生 データを生成する置換手段とを備えたことを特徴とするディスク再生装 置。

- 15 2. 前記検出手段は、連続する複数のサイクルにおいて読み出された 前記データの配列から前記同期パターンを検出すると共に、前記配列に 含まれる前記同期パターンの位置に応じて前記検出タイミングを識別す る請求の範囲第1項に記載のディスク再生装置。
 - 3. 前記選択手段は、
- 20 前記検出タイミングに応じた初期値を格納する初期値格納手段と、 前記初期値格納手段から前記検出タイミングに応じた初期値をロード し、前記初期値より内部クロック信号のクロック数をカウントする計数 手段とを含み、

前記選択手段は、前記計数手段におけるカウント値に応じて、前記デ 25 ィスクから読み出された前記データの中から順次選択的に一部のデータ を抽出する請求の範囲第1項に記載のディスク再生装置。

4. 前記合成手段は、第1及び第2のデータ保持手段を含み、

前記カウント値が偶数のとき前記第1及び第2のデータ保持手段はそれぞれ前記選択手段により抽出されたデータを保持し、前記カウント値が奇数のとき前記第2のデータ保持手段に保持されているデータを前記第1のデータ保持手段へ移すことにより、前記合成データを生成する請求の範囲第3項に記載のディスク再生装置。

5. ディスクに記録されたデータを読み出して再生データを生成する ディスク再生方法であって、

前記データに含まれる所定の同期パターンを検出すると共に、検出タ 10 イミングを識別する検出ステップと、

識別された前記検出タイミングに応じて、前記ディスクから読み出された前記データの中から順次選択的に一部のデータを抽出する選択ステップと、


前記選択ステップにおいて抽出された複数のデータを合成して合成デ 15 ータを生成する合成ステップと、

前記合成データを対応する復調データに置換することにより前記再生 データを生成する置換ステップとを有することを特徴とするディスク再 生方法。

- 6. 前記検出ステップでは、連続する複数のサイクルにおいて読み出 20 された前記データの配列から前記同期パターンを検出すると共に、前記 配列に含まれる前記同期パターンの位置に応じて前記検出タイミングを 識別する請求の範囲第5項に記載のディスク再生方法。
- 7. 前記選択ステップでは、前記検出タイミングに応じた初期値より 内部 クロック信号のクロック数をカウントすること により得られるカウ 25 ント 値に応じて、前記ディスクから読み出された前 記データの中から順

次選択的に一部のデータを抽出する請求の範囲第5項に記載のディスク 再生方法。

8. 前記合成ステップでは、前記カウント値が偶数のとき第1及び第2のデータ保持手段にそれぞれ前記選択ステップにおいて抽出されたデータを保持させ、前記カウント値が奇数のとき前記第2のデータ保持手段に保持されているデータを前記第1のデータ保持手段へ移すことにより、前記合成データを生成する請求の範囲第7項に記載のディスク再生方法。



F16.1







Fig.2







Qω>	က
第のデータ	14
Δ ω>	က
第のデータ	14
QØ>	က
Ω ∞>	က
第3データ	14
Δ ω>	က
第2 データ	14
Δ ω>	က
第-データ	14
Δ ω>	က
サ ブロー・エ	4
□ ω>	က
フレーム同期信号	24

Fig.6

カウンタ値	EFMレジスタ[14:1]				予備レジスタ[14:1]]			
0	R[1:0] "					T	- [R	[15:5]			
1	-	- R[15:5]					1			_	-		
2	R[2:0]	-			T				R[15:6	3]			
3	_		F	R[15:	6] -	4							
4	R[3:0]			"				_	- R[15:7]				
5	-			R[15	5:7]	4							
6	R[4:0]				"				- R[15:8]				
7	_			R[15:8	3]	1						
8	R[5:	0]			"						<u> </u>	[15:9]	
9	-	-		F	R [15	:9]	ゴ						
10	R[6:0]					_					R[15:	10]
11		– R			R[1	5:10] -	1						113
12	F	R[7:0]				"	\perp				土_	R[15	:11]
13		-			R[15:11]	コ				—т		- 407
14		R[8:0]				"	4	- R[15:1				[5:12]	
15		_			R[15:12]							T 51	45.40]
16	<u> </u>	R[9:0]				<i>"</i>	_		- R[15:13]				
17					R[15:13]	=		L DI45.441					
18		[10.0]		<i>"</i>			- R[15:14]						
19	ļ					R[15:14]	4						- D[45]
20	ļ	R[1	1:0]			"							R[15]
21						R[1							
22		F	R[12:0]			,	_					. ——	
23													
24	 		R[1:	3:U]				 					
25				4.43									<u>-</u> _
26	_	R[14:1]											
27													
28	R[15:2]							<u> </u>					
29								- R[15:3]					
30	+	P[45:0]						K[13.0]					
31	- I	- R[15:3]					_	- R[15:4]					
32	R[0] -					 	- NE 10-13						
33	- R[15:4] →							<u> </u>					,

Fig.7



Interior application No.
PCT/JP03/09924

A. CLASSIFICATION OF SUBJECT MATTER								
Int.Cl ⁷ G11B20/10, G11B20/14								
According to International Patent Classification (IPC) or to both national classification and IPC								
B. FIELDS SEARCHED								
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ G11B20/10, G11B20/14, H03M7/00, H04L7/00								
INC.CI GIIDZU/IU, GIIDZU/I4, NOSMI/VV, NO4DI/VV								
Documentation searched other than minimum documentation to the exten								
	oku Jitsuyo Shinan Koho 1994-2003 suyo Shinan Toroku Koho 1996-2003							
Electronic data base consulted during the international search (name of da	-							
Executation data and an executation data and execut	,							
TO THE TOWN CONTINUES TO BE DELIVERED.								
C. DOCUMENTS CONSIDERED TO BE RELEVANT								
Category* Citation of document, with indication, where appropria								
X JP 8-221907 A (Toshiba Corp.), Y 30 August, 1996 (30.08.96),	1,3,5,7							
A Full text; all drawings	4,8							
(Family: none)								
Y JP 8-307405 A (NEC Engineering F	Kabushiki Kaisha), 2,6							
A 22 November, 1996 (22.11.96),	1,3-5,7,8							
Full text; all drawings (Family: none)								
,								
	·							
[· ·								
	·							
<u> </u>								
Further documents are listed in the continuation of Box C.	See patent family annex.							
	later document published after the international filing date or							
"A" document defining the general state of the art which is not	priority date and not in conflict with the application but cited to							
considered to be of particular relevance "B" earlier document but published on or after the international filing "X"	understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be							
date "L" document which may throw doubts on priority claim(s) or which is	considered novel or cannot be considered to involve an inventive step when the document is taken alone							
cited to establish the publication date of another citation or other special reason (as specified)	document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is							
"O" document referring to an oral disclosure, use, exhibition or other means combined with one or more other such documents, such combination being obvious to a person skilled in the art								
"P" document published prior to the international filing date but later "&" than the priority date claimed	document member of the same patent family							
Date of the actual completion of the international search Date	of mailing of the international search report							
29 October, 2003 (29.10.03)	11 November, 2003 (11.11.03)							
Name and mailing address of the ISA/	orized officer							
Name and mailing address of the ISA/ Auth Japanese Patent Office	onized dilipon							
	phone No.							



国際調査報告

国際出願番号 PCT/JP03/09924

A. 発明の属する分野の分類(国際特許分類(IPC))		
Int. Cl' G11B20/10, G11B20/	1 4	
B. 調査を行った 分野		
調査を行った最小限資料(国際特許分類(IPC))		
Int. Cl' G11B20/10, G11B20/	14, H03M7/00, H04L7/	0 0
最小限資料以外の資料で調査を行った分野に含まれるもの		
日本国実用新案公報 1922-1996年		•
日本国公開実用新案公報 1971-2003年		
日本国登録実用新案公報 1994-2003年 日本国宝田新案登録公報 1996-2003年		
1个国人们机工工工工工工工工工工工工工工工工工工工工工工工工工工工工工工工工工工工工		
国際調査で使用した電子データベース(データベースの名称、	調査に使用した用語)	
wants to a love at a love shorth		<u></u>
C. 関連すると認 められる文献		関連する
カテゴリー* 引用文献名 及び一部の箇所が関連すると	さは、その関連する箇所の表示	請求の範囲の番号
X JP 8-221907 A (株式	式会社東芝)	1, 3, 5,
1996. 08. 30,		7
Y 全文,全図 (ファミリーなし)		2, 6
A .		4, 8
Y JP 8-307405 A (日本	本電気エンジニアリング株式会	2, 6
A 社)		1, 3-5,
1996. 11. 22,		7, 8
全文、全図(ファミリーなし)		•
- 100 - 100	── パテントファミリーに関する別	紙を参照。
□ C欄の続きにも文献が列挙されている。		
* 引用文献のカテゴリー	の日の後に公表された文献	and the same of the same of the same of
「A」特に関連のある文献ではなく、一般的技術水準を示す	「T」国際出願日又は優先日後に公表 出願と矛盾するものではなく、	
もの 「E」国際出願日前の出願または特許であるが、国際出願日	の理解のために引用するもの	
以後に公表されたもの	「X」特に関連のある文献であって、	当該文献のみで発明
「L」優先権主張に疑義を提起する文献又は他の文献の発行	の新規性又は進歩性がないと考 「Y」特に関連のある文献であって、	
日若しくは他の特別な理由を確立するために引用する 文献(理由を付す)	上の文献との、当業者にとって	自 明である組合せに
「〇」口頭による開示、使用、展示等に言及する文献	よって進歩性がないと考えられ	るもの
「P」 国際出願日前で、かつ優先権の主張の基礎となる出願		
国際調査を完了した日 29.10.03	国際調査報告の発送日 11.11	1-03
日欧田本松田の夕が エッドセナル	特許庁審査官(権限のある職員)	5Q 3146
国際調査機関の名称及びあて先 日本国特許庁(ISA/JP)	小林 大介	3-1
郵便番号100-8915	1	
東京都千代田区設が関三丁目4番3号	電話番号 03-3581-1101	内線 3590